裂縫停止結構

专利摘要:
本發明提出了一種具有一種裂縫停止結構的半導體結構。半導體結構包含底材，積體電路與切割道。底材具有切割道區與電路區。積體電路，設置在電路區中。切割道，設置在切割道區中，並包含位在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽與電路區的一側平行，並填有柵格形式之一複合材料。
公开号:TW201310536A
申请号:TW101121719
申请日:2012-06-18
公开日:2013-03-01
发明作者:Tse-Yao Huang；Yi-Nan Chen；Hsien-Wen Liu
申请人:Nanya Technology Corp；
IPC主号:H01L21-00

专利说明:
裂縫停止結構
本發明大致上係關於一種新穎的裂縫停止結構，以及在切割道中形成裂縫停止結構的方法。特別是，本發明係針對一種複合材料的裂縫停止結構，以及在切割道中形成此等複合材料的裂縫停止結構的方法。
半導體製造商一直以來，都試圖要縮小積體電路(IC)中電晶體的尺寸來改進其晶片效能，此舉將能同時增加元件的速度與密度。對次微米科技而言，電阻電容的延遲效應(RC delay)變成了影響元件效能的主因。為了進一步的改良，半導體積體電路製造商被迫要改用新的材料，以期藉由降低互連結構的線電阻，或是藉由降低層間介電層(ILD)的電容來減少電阻電容延遲。對此問題，目前業界已藉由以銅(電阻值比鋁要低上約30%)來取代鋁互連結構之作法而達成了顯著的改善，而以其他的低介電值材料來進行取代，又將可有進一步的改良。
在先前技藝的鋁互連技術中，鋁會形成自我保護鈍化的氧化層，而形成的裂縫停止結構會避免裂縫穿越後段製程(BEOL)的介電質進入積體電路晶片區。然而，使用低介電值材料的相關缺點之一在於，幾乎所有低介電值材料的機械強度皆比習用的氧化矽介電質(如氟矽玻璃FSG或未摻雜矽玻璃USG)來得低。
使用低介電值材料的另一個問題在於其黏著能力。不論是兩相鄰低介電值層結構之間的介面，或是一低介電值層結構與其不同的另一介電層結構之間，其皆無法達到接下來晶圓處理製程的需求，如晶圓切割等動作，其通常用來將半導體晶圓機械性切割，而成為多個獨立的積體電路晶片。
現今切晶技術已有相當高程度的開發。切晶步驟的其中一個限制係在於，裂縫會從切割線側向延伸到半導體與絕緣材質中。由於這些裂縫，水氣與污染物可以輕易穿過主動電路區並使得電子元件的效能開始嚴重劣化。就算是現在，裂縫的產生對於電路晶片的微型化而言，依舊是製程中最重要的限制。此外，由於裂縫在熱與機械應力的影響下容易成長並擴散，因而最終危及積體電路的功能性，因故這些裂縫亦代表了很高的可靠性風險。
目前業界已發現在進行切晶製程期間或之後，低介電值層結構之間會有所謂的界面脫層(interface de-lamination)現象發生，使得積體電路晶片的效能劣化。有鑑於上述缺失，目前業界仍需解決因切晶製程所導致的介電結構間，界面脫層現象的不良傳播等問題。
在本發明的第一方面，提出了一種具有裂縫停止結構的半導體結構。此半導體結構，包含底材、積體電路與切割道。底材具有切割道區與電路區。積體電路設置在電路區中。切割道設置在切割道區中，並包含位在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽與電路區的一側平行，並填有柵格形式之複合材料，以形成一條裂縫停止結構。
在本發明的一實施態樣中，複合材料包含金屬和絕緣材料。
在本發明的另一實施態樣中，複合材料包含第一絕緣材料和第二絕緣材料。
在本發明的另一實施態樣中，金屬包含銅、鋁、鎢其中之至少一者。絕緣材料則包含多孔性低介電值材料、聚醯亞胺(polyimide)、氧化矽、氮化矽、氮氧化矽其中之至少一者。
在本發明的另一實施態樣中，金屬為複數條之長條狀。
在本發明的另一實施態樣中，半導體結構更包含位於切割道區中之測試墊(test pad)，而使得裂縫停止溝槽位於測試墊與電路區之間。
在本發明的另一實施態樣中，半導體結構更包含圍繞著積體電路之保護圈結構(guard ring)。
在本發明的另一實施態樣中，底材另包含層間介電層、金屬間介電層、及淺溝槽隔離結構其中之至少一者，又使得裂縫停止溝槽穿過層間介電層、金屬間介電層、及溝槽隔離結構其中的至少一者，而嵌在底材中。
在本發明的另一實施態樣中，裂縫停止溝槽的寬度至少為切割道寬度的十分之一。
在本發明的另一實施態樣中，半導體結構更包含嵌在底材中並填有複合材料之一種側裂縫停止溝槽，而使得裂縫停止溝槽位於側裂縫停止溝槽與電路區之間。
本發明在第二方面又提出了一種在切割道中形成裂縫停止結構的方法。首先，提供包含切割道區及電路區的基底。其次，在電路區內形成積體電路。然後，形成嵌在基底中之第一層，使得第一層部分地位於切割道區中。繼續，形成位於基底上並蓋住積體電路與第一層之層間介電層。再來，形成嵌在層間介電層中之第二層，使得第二層亦部分地位於切割道區中。接著，形成位於層間介電層上並蓋住第二層之金屬間介電層。之後，移除位於切割道區中之層間介電層以及金屬間介電層，以形成裂縫停止溝槽。接下來，在裂縫停止溝槽中填入介電材料，以形成裂縫停止結構。
在本發明的一實施態樣中，介電材料包含多孔性低介電值材料、聚醯亞胺、氧化矽、氮化矽與氮氧化矽其中之至少一者。
在本發明的另一實施態樣中，裂縫停止溝槽的寬度至少為切割道寬度的十分之一。
在本發明的另一實施態樣中，位於切割道區中之第一層，具有垂直於位於切割道區中之第二層之方向，以形成金屬柵格。
在本發明的另一實施態樣中，位於切割道區中之第一層與位於切割道區中之第二層，共同排成西洋棋盤狀。
在本發明的另一實施態樣中，在切割道中形成裂縫停止結構的方法，更包含形成位於切割道區中之測試墊，使得裂縫停止溝槽位於測試墊與電路區之間。
在本發明的另一實施態樣中，在切割道中形成裂縫停止結構的方法，更包含形成圍繞著積體電路之保護圈結構。
在本發明的另一實施態樣中，在切割道中形成裂縫停止結構的方法，其中移除層間介電層與金屬間介電層，更包含移除位於基底中之淺溝渠隔離。
在本發明的另一實施態樣中，在切割道中形成裂縫停止結構的方法，更包含移除層間介電層與金屬間介電層而形成側裂縫停止溝槽，以及在側裂縫停止溝槽中填入介電材料，以形成側裂縫停止結構。
本發明在第一方面首先提出了一種在切割道中形成裂縫停止結構的方法。第1圖至第8圖即繪示此種在切割道中形成裂縫停止結構的方法。然而，本發明方法中尚有多種其他可能的實施態樣，而不以此為限。首先，如第1圖所示，提供有基底101。基底101可為半導性材料，例如矽，並包含有至少兩種區域，也就是切割道區102與電路區103。電路區103係用來容納積體電路，如金氧半導體(MOS)元件或快閃記憶體單位(cell)。切割道區102係用來容納切割基底101用之切割道(scribe line)。視情況需要，基底101中亦可選擇性地形成有淺溝槽隔離結構(STI)。
如第2圖所示，由於電路區103是用來容納積體電路110的，所以會將積體電路110形成在電路區103中。視情況需要，還可以再形成保護圈結構111來圍繞並保護積體電路110。或者，在基底101上的切割道區102中則形成有測試墊121，用來測試多種的電路。
如第3圖所示，又形成嵌在基底101中之第一層141。特別是，部分的第一層141會位於切割道區102中。可以使用傳統的鑲嵌技術(damascene)來形成第一層141。例如，第一層141可以包含導電材料，例如矽，或是金屬，例如銅、鋁、鎢...等等。要不然，第一層141亦可以包含絕緣材料，例如多孔性的低介電值(low k)材料、聚醯亞胺、氧化矽、氮化矽與氮氧化矽其中之至少一者。
如果位於切割道區102中的第一層141與位於電路區103中的第一層141分別包含不同的材料，則可以參考以下之步驟。首先，形成複數個凹槽(圖未示)。並在凹槽中填滿了第一材料，而形成了第一層141。位於切割道區102中的第一層141會被光阻(未顯示)所保護，而位於電路區103中的第一層141則暴露出來，並經由蝕刻的過程而再次得到了凹槽。此時，凹槽中可以填滿不同於第一材料的第二材料，而形成具有不同材料的第一層141’。第3圖同時繪示了第一層141和第一層141’。
第一層141/141’其中的一個功能是，它可作為電性互連。位於切割道區102中的第一層141的另一個功能是，也就是為本發明的特點之一，即作為本發明裂縫停止結構的框架(frameworks)的其中之一。在本發明的一個實施例中，第一層141可能是呈現複數條的長條狀，所以第一層141可作為本發明的裂縫停止結構的框架之一。
然後，如第4圖所示，形成位於基底101上的層間介電層140，並覆蓋積體電路110和第一層141。層間介電層140可以包括一種絕緣材料或介電材料，例如多孔性的低介電值(low k)材料、聚醯亞胺、氧化矽、氮化矽與氮氧化矽其中之一或多者，而可以使用傳統的化學氣相沈積法，如低壓化學氣相沈積法(LP-CVD)、常壓化學氣相沈積法(AP-CVD)、或是電漿輔助式化學氣相沈積法(PE-CVD)來形成。第4圖僅繪示單一的第一層141。
如第5圖所示，另一層，也就是第二層151，形成在基底101上，並在嵌在層間介電層140中。第二層151也可能會部分地位於切割道區102中。可以使用傳統的鑲嵌技術(damascene)與化學氣相沈積法，如低壓化學氣相沈積法(LP-CVD)、常壓化學氣相沈積法(AP-CVD)、或是電漿輔助式化學氣相沈積法(PE-CVD)來形成第二層151。例如，第二層151可以包含導電材料，例如矽，或是金屬，例如銅、鋁、鎢...等等。要不然，第二層151亦可以包含絕緣材料，例如多孔性的低介電值材料、聚醯亞胺、氧化矽、氮化矽與氮氧化矽其中之至少一者。
第二層151其中的一個功能是，它可作為電性互連。位於切割道區102中的第二層151的另一個功能是，也就是本發明的另一項特點，即作為本發明裂縫停止結構的另一框架的其中之一。
如果位於切割道區102中的第二層151與位於電路區103中的第二層151分別包含不同的材料時，則可以參考以下之步驟。首先，形成複數個凹槽(圖未示)。凹槽中會填滿第一材料，而形成了第二層151。位於切割道區102中的第二層151會被光阻(未顯示)所保護，而位於電路區103中的第二層151則暴露出來，並經由蝕刻的過程而再次得到凹槽。然後，在凹槽中會填滿了不同於第一材料的第二材料，而形成不同材料的第二層151’。第5圖同時繪示了第二層151和第二層151’。
在本發明的一個實施例中，第二層151可能是呈現複數條的長條狀，所以第二層151可作為本發明的裂縫停止結構中的框架之一。然而，較佳者，位於切割道區102中之第一層141，具有垂直於位於切割道區102中之第二層151之方向，而形成金屬柵格104，如第5圖所示。
在本發明另一實施態樣中，位於切割道區102中之第一層141與位於切割道區102中之第二層151，可以一起排成棋盤狀，例如交錯之西洋棋盤狀(check board)。第5A圖即繪示此等實施方式之上視圖。
之後，如第6圖所示，形成位於層間介電層140上之金屬間介電層150，並覆蓋第二層151。切割道120即定義為其位於金屬間介電層150上的切割道區102之內。層間介電層140上可設有多層之金屬間介電層150。然而，為了簡明之故，第6圖中僅描繪出單一之金屬間介電層150而已。金屬間介電層150亦可含有絕緣材料或介電材料，如多孔性的低介電值材料、聚醯亞胺、氧化矽、氮化矽、氮氧化矽。
繼續，如第7圖所示，可去除一些位於切割道區102內的層間介電層140與一些位於切割道區102內的金屬間介電層150，以形成一條裂縫停止溝槽160。當層間介電層140與金屬間介電層150為絕緣材料或介電材料其中之一者時，則可進行等向蝕刻步驟或非等向蝕刻步驟，來移除層間介電層140與金屬間介電層150(例如如乾蝕刻步驟)。用於蝕刻步驟的蝕刻劑，可以是氟化物、氯化物、六氟化硫或是含氟氣體。
在本發明另一實施態樣中，基底101中還可以包含傳統之淺溝渠隔離105。也可以同時去除淺溝渠隔離105，以形成裂縫停止溝槽160。第8圖即繪示裂縫停止溝槽160穿過淺溝渠隔離105，第9圖則繪示沒有淺溝渠隔離105。
再來，如第8圖所示，在裂縫停止溝槽160中填入另一種介電材質162，例如多孔性的低介電值材料、聚醯亞胺、氧化矽、氮化矽、氮氧化矽等，以形成設在切割道區102內的裂縫停止結構161。當結構中存在有測試墊121的情況下，裂縫停止結構161可設在測試墊121與積體電路110之間。
較佳者，裂縫停止溝槽160的寬度最好不要太小。舉例言之，裂縫停止溝槽160的寬度至少要為切割道120寬度的十分之一以上。
視情況需要，本發明結構中亦可形成一條側裂縫停止溝槽165，以建構出一條側裂縫停止結構166，如第9圖所繪示。側裂縫停止結構166可設在切割道區102的內部或外部，以輔助切割道區102內的裂縫停止結構161。側裂縫停止溝槽165與側裂縫停止結構166，可藉由類似於形成裂縫停止溝槽160及裂縫停止結構161的步驟來形成。
舉例言之，可以去除一些層間介電層140與一些金屬間介電層150，來形成上述的側裂縫停止溝槽165。如果在結構中有視情況需要的淺溝槽隔離105時，亦會同時移除淺溝槽隔離105。然後，側裂縫停止溝槽165中會填入另一種介電材質，如多孔性的低介電值材料、聚醯亞胺、氧化矽、氮化矽、氮氧化矽等，以形成側裂縫停止結構166。
在經過前述的步驟後，如第9圖所示，即形成了含有底材109、積體電路110及切割道120的半導體結構100。底材109係包含了切割道區102、電路區103、層間介電層140、金屬間介電層150、視情況需要的淺溝槽隔離結構105、裂縫停止溝槽160與裂縫停止結構161。裂縫停止溝槽160係鄰近電路區103，且與電路區103的一側平行。裂縫停止溝槽160會穿過層間介電層140、金屬間介電層150與視情況需要的淺溝槽隔離結構105其中之至少一者，而嵌入在底材109中。
裂縫停止溝槽160中會填入金屬柵格104形式的複合介電材質。複合介電材質可以包含兩種不同的材料，較佳者，一種材料會比另一材料還要來的軟。例如，複合材料可以包含金屬和絕緣材料。或者是，複合材料包含第一絕緣材料和第二絕緣材料，或是更包含視情況需要的第三絕緣材料。金屬可以包含，例如銅、鋁、鎢其中之至少一者。絕緣材料可以包含，例如多孔性的低介電值材料、聚醯亞胺、氧化矽、氮化矽、氮氧化矽其中之至少一者。
由於裂縫停止溝槽160與視情況需要的側裂縫停止溝槽165，會分別在不同步驟中形成，故此等溝槽的形成可有助於釋放層間介電層140、金屬間介電層150或基底101內部的應力。故此，裂縫停止結構161或側裂縫停止結構166可有助於當底材109上的切割道120被切割時，阻止裂縫(圖未示)往電路區103擴散，以保護電路區103中的積體電路110。在結構中有測試墊121存在的情況下，裂縫停止結構161可設在測試墊121與積體電路110之間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧半導體結構
101‧‧‧基底
102‧‧‧切割道區
103‧‧‧電路區
104‧‧‧金屬柵格
105‧‧‧淺溝槽隔離結構
109‧‧‧底材
110‧‧‧積體電路
111‧‧‧保護圈結構
121‧‧‧測試墊
140‧‧‧層間介電層
141/141’‧‧‧第一層
150‧‧‧金屬間介電層
151/151’‧‧‧第二層
160‧‧‧裂縫停止溝槽
161‧‧‧裂縫停止結構
162‧‧‧介電材質
165‧‧‧側裂縫停止溝槽
166‧‧‧側裂縫停止結構
第1-8圖繪示本發明在切割道中形成裂縫停止結構的方法。
第9圖繪示具有本發明複合材料的裂縫停止結構的半導體結構的一種實施方式。
100‧‧‧半導體結構
101‧‧‧基底
102‧‧‧切割道區
103‧‧‧電路區
104‧‧‧金屬柵格
110‧‧‧積體電路
111‧‧‧保護圈結構
121‧‧‧測試墊
140‧‧‧層間介電層
141‧‧‧第一層
150‧‧‧金屬間介電層
151‧‧‧第二層
160‧‧‧裂縫停止溝槽
161‧‧‧裂縫停止結構
162‧‧‧介電材質
165‧‧‧側裂縫停止溝槽
166‧‧‧側裂縫停止結構

权利要求:
Claims (20)
[1] 一種半導體結構，包含：一底材，具有一切割道區與一電路區；一積體電路，設置在該電路區中；以及一切割道，設置在該切割道區中，並包含位在該底材中且鄰近該電路區的一裂縫停止溝槽，其中該裂縫停止溝槽與該電路區的一側平行，並填有柵格形式之一複合材料。
[2] 如請求項1所述之半導體結構，其中該複合材料包含一金屬和一絕緣材料。
[3] 如請求項1所述之半導體結構，其中該複合材料包含一第一絕緣材料和一第二絕緣材料。
[4] 如請求項2所述之半導體結構，其中該金屬包含銅、鋁、鎢其中之至少一者。
[5] 如請求項2所述之半導體結構，其中該絕緣材料包含多孔性低介電值材料、聚醯亞胺、氧化矽、氮化矽、氮氧化矽其中之至少一者。
[6] 如請求項2所述之半導體結構，其中該金屬為複數條長條狀。
[7] 如請求項1所述之半導體結構，更包含：位於該切割道區中之一測試墊，使得該裂縫停止溝槽位於該測試墊與該電路區之間。
[8] 如請求項1所述之半導體結構，更包含：圍繞著該積體電路之一保護圈結構。
[9] 如請求項1所述之半導體結構，其中該底材包含一層間介電層、一金屬間介電層及一淺溝槽隔離結構其中之至少一者，使得該裂縫停止溝槽穿過該層間介電層、該金屬間介電層及該淺溝槽隔離結構其中的至少一者，而嵌在該底材中。
[10] 如請求項1所述之半導體結構，其中該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
[11] 如請求項1所述之半導體結構，更包含：嵌在該底材中並填有該複合材料之一側裂縫停止溝槽，使得該裂縫停止溝槽位於該側裂縫停止溝槽與該電路區之間。
[12] 一種在切割道中形成裂縫停止結構的方法，其包含下列步驟：提供包含一切割道區及一電路區的一基底；在該電路區內形成一積體電路；形成嵌在該基底中之一第一層，其中該第一層部分位於該切割道區中；形成位於該基底上，並蓋住該積體電路與該第一層之一層間介電層；形成嵌在該層間介電層中之一第二層，其中該第二層部分位於該切割道區中；形成位於該層間介電層上並蓋住該第二層之一金屬間介電層；移除位於該切割道區中之該層間介電層與該金屬間介電層，以形成一裂縫停止溝槽；以及在該裂縫停止溝槽中填入一介電材料，以形成一裂縫停止結構。
[13] 如請求項12所述之在切割道中形成裂縫停止結構的方法，其中該介電材料包含一多孔性低介電值材料、聚醯亞胺、氧化矽、氮化矽與氮氧化矽其中之至少一者。
[14] 如請求項12所述之在切割道中形成裂縫停止結構的方法，其中該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
[15] 如請求項12所述之在切割道中形成裂縫停止結構的方法，其中位於該切割道區中之該第一層，具有垂直於位於該切割道區中之該第二層之方向，以形成一金屬柵格。
[16] 如請求項12所述之在切割道中形成裂縫停止結構的方法，其中位於該切割道區中之該第一層與位於該切割道區中之該第二層，共同排成一棋盤狀。
[17] 如請求項12所述之在切割道中形成裂縫停止結構的方法，更包含：形成位於該切割道區中之一測試墊，使得該裂縫停止溝槽位於該測試墊與該電路區之間。
[18] 如請求項12所述之在切割道中形成裂縫停止結構的方法，更包含：形成圍繞著該積體電路之一保護圈結構。
[19] 如請求項12所述之在切割道中形成裂縫停止結構的方法，其中移除該層間介電層與該金屬間介電層，更包含：移除位於該基底中之一淺溝渠隔離。
[20] 如請求項12所述之在切割道中形成裂縫停止結構的方法，更包含：移除該層間介電層與該金屬間介電層，而形成一側裂縫停止溝槽；以及在該側裂縫停止溝槽中填入該介電材料，以形成一側裂縫停止結構。

类似技术:

---

公开号 | 公开日 | 专利标题

---

TWI505365B|2015-10-21|裂縫停止結構

---

TWI466236B|2014-12-21|裂縫停止結構及其形成方法

---

US9536821B2|2017-01-03|Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same

---

JP4280204B2|2009-06-17|半導体装置

---

US20060145347A1|2006-07-06|Semiconductor device and method for fabricating the same

---

JP2006005288A|2006-01-05|半導体装置

---

US7314811B2|2008-01-01|Method to make corner cross-grid structures in copper metallization

---

US9613865B2|2017-04-04|Semiconductor die and die cutting method

---

US9397054B2|2016-07-19|Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop

---

JP2005142351A|2005-06-02|半導体装置およびその製造方法

---

US6780756B1|2004-08-24|Etch back of interconnect dielectrics

---

CN106960869B|2020-05-26|晶圆及其形成方法

---

US10438893B2|2019-10-08|Metal interconnect structure and method for fabricating the same

---

JP2007027324A|2007-02-01|半導体装置およびその製造方法

---

JP2006344773A|2006-12-21|半導体装置及びその製造方法

---

JP2006179542A|2006-07-06|半導体装置

---

US9059110B2|2015-06-16|Reduction of fluorine contamination of bond pads of semiconductor devices

---

JP2003218114A|2003-07-31|半導体装置及びその製造方法

---

US7575996B2|2009-08-18|Semiconductor device and method for manufacturing the same

---

JP5168265B2|2013-03-21|半導体装置及びその製造方法

---

US20200402837A1|2020-12-24|Semiconductor device and method for fabricating the same

---

KR100667900B1|2007-01-11|반도체 소자의 형성 방법

---

TW201635432A|2016-10-01|半導體結構與其製備方法

同族专利:

---

公开号 | 公开日

---

TWI505365B|2015-10-21|

---

US20130043470A1|2013-02-21|

---

US20140154864A1|2014-06-05|

---

US8828842B2|2014-09-09|

---

CN102956567A|2013-03-06|

---

US8692245B2|2014-04-08|

---

CN102956567B|2015-07-29|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

TWI557793B|2014-03-27|2016-11-11|華邦電子股份有限公司|半導體元件|CN100477175C|2005-10-11|2009-04-08|联华电子股份有限公司|半导体结构及其制作方法|

---

KR100995558B1|2007-03-22|2010-11-22|후지쯔 세미컨덕터 가부시키가이샤|반도체 장치 및 반도체 장치의 제조 방법|

---

WO2008126268A1|2007-03-30|2008-10-23|Fujitsu Microelectronics Limited|半導体装置|

---

US8373254B2|2008-07-29|2013-02-12|Taiwan Semiconductor Manufacturing Company, Ltd.|Structure for reducing integrated circuit corner peeling|US9431288B2|2013-09-18|2016-08-30|Taiwan Semiconductor Manufacturing Company, Ltd.|System and method for test key characterizing wafer processing state|

---

US9728511B2|2013-12-17|2017-08-08|Taiwan Semiconductor Manufacturing Co., Ltd.|Semiconductor wafer and semiconductor die|

---

JP2016058454A|2014-09-05|2016-04-21|株式会社東芝|半導体記憶装置|

---

TWI620475B|2015-01-12|2018-04-01|南亞電路板股份有限公司|印刷電路板及其製作方法|

---

US9589911B1|2015-08-27|2017-03-07|Globalfoundries Inc.|Integrated circuit structure with metal crack stop and methods of forming same|

---

US10180454B2|2015-12-01|2019-01-15|Texas Instruments Incorporated|Systems and methods of testing multiple dies|

---

DE102016102291A1|2016-02-10|2017-08-10|Infineon Technologies Ag|Halbleiterchip mit bruchdetektion|

---

US10396042B2|2017-11-07|2019-08-27|International Business Machines Corporation|Dielectric crack stop for advanced interconnects|

---

CN110060979B|2018-01-18|2021-05-28|华邦电子股份有限公司|半导体装置|

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

US13/214,227|US8692245B2|2011-08-21|2011-08-21|Crack stop structure and method for forming the same|

---